// Copyright (c) 2013 Qualcomm Atheros, Inc.  All rights reserved.
// $ATH_LICENSE_HW_HDR_C$
//
// DO NOT EDIT!  This file is automatically generated
//               These definitions are tied to a particular hardware layout


#ifndef _RX_PEER_ENTRY_H_
#define _RX_PEER_ENTRY_H_
#if !defined(__ASSEMBLER__)
#endif

// ################ START SUMMARY #################
//
//	Dword	Fields
//	0-16	struct peer_entry rx_peer_entry;
//
// ################ END SUMMARY #################

#define NUM_OF_DWORDS_RX_PEER_ENTRY 17

struct rx_peer_entry {
    struct            peer_entry                       rx_peer_entry;
};

/*

struct peer_entry rx_peer_entry
			
			See definition of peer_entry
*/

#define RX_PEER_ENTRY_0_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000000
#define RX_PEER_ENTRY_0_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_0_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_1_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000004
#define RX_PEER_ENTRY_1_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_1_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_2_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000008
#define RX_PEER_ENTRY_2_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_2_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_3_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x0000000c
#define RX_PEER_ENTRY_3_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_3_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_4_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000010
#define RX_PEER_ENTRY_4_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_4_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_5_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000014
#define RX_PEER_ENTRY_5_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_5_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_6_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000018
#define RX_PEER_ENTRY_6_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_6_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_7_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x0000001c
#define RX_PEER_ENTRY_7_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_7_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_8_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000020
#define RX_PEER_ENTRY_8_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_8_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_9_PEER_ENTRY_RX_PEER_ENTRY_OFFSET              0x00000024
#define RX_PEER_ENTRY_9_PEER_ENTRY_RX_PEER_ENTRY_LSB                 0
#define RX_PEER_ENTRY_9_PEER_ENTRY_RX_PEER_ENTRY_MASK                0xffffffff
#define RX_PEER_ENTRY_10_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x00000028
#define RX_PEER_ENTRY_10_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_10_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_11_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x0000002c
#define RX_PEER_ENTRY_11_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_11_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_12_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x00000030
#define RX_PEER_ENTRY_12_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_12_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_13_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x00000034
#define RX_PEER_ENTRY_13_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_13_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_14_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x00000038
#define RX_PEER_ENTRY_14_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_14_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_15_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x0000003c
#define RX_PEER_ENTRY_15_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_15_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff
#define RX_PEER_ENTRY_16_PEER_ENTRY_RX_PEER_ENTRY_OFFSET             0x00000040
#define RX_PEER_ENTRY_16_PEER_ENTRY_RX_PEER_ENTRY_LSB                0
#define RX_PEER_ENTRY_16_PEER_ENTRY_RX_PEER_ENTRY_MASK               0xffffffff


#endif // _RX_PEER_ENTRY_H_